Mga Wafer sa SOI

Mubo nga Deskripsyon:

Ang SOI wafer kay usa ka sandwich-like structure nga adunay tulo ka layers; Lakip ang ibabaw nga layer (layer sa device), ang tunga-tunga sa gilubong nga layer sa oxygen (alang sa insulating SiO2 layer) ug ang ubos nga substrate (bulk silicon). Ang mga wafer sa SOI gihimo gamit ang SIMOX nga pamaagi ug wafer bonding nga teknolohiya, nga nagtugot sa mas manipis ug mas tukma nga mga layer sa device, uniporme nga gibag-on ug ubos nga densidad sa depekto.

Ipadala ang email kanamo

Detalye sa Produkto

Mga Tag sa Produkto

Mga Wafer sa SOI(1)

Natad sa aplikasyon

1. High-speed integrated circuit

2. Mga gamit sa microwave

3. Taas nga temperatura integrated circuit

4. Gahum nga mga himan

5. Ubos nga gahum integrated circuit

6. MEMS

7. Ubos nga boltahe nga integrated circuit

butang		Pangatarungan
Sa kinatibuk-an	Wafer Diametro 晶圆尺寸(mm)	50/75/100/125/150/200mm±25um
	Pana / Warp 翘曲度(	<10um
	Mga partikulo 颗粒度(	0.3um<30ea
	Mga Flat/Notch 定位边/定位槽	Flat o Notch
	Eksklusyon sa Edge 边缘去除(mm)	/
Layer sa Device 器件层	Device-layer Type/Dopant 器件层掺杂类型	N-Type/P-Type B/ P/ Sb / Ingon
	Device-layer Orientation 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Gibag-on sa layer sa aparato 器件层厚度(um)	0.1~300um
	Pagbatok sa Layer sa Device 器件层电阻率(ohm•cm)	0.001~100,000 ohm-cm
	Device-layer nga mga partikulo 器件层颗粒度(	<30ea@0.3
	Device Layer TTV 器件层TTV(	<10um
	Paghuman sa Layer sa Device 器件层表面处理	Gipasinaw
BOX	Gilubong nga Thermal Oxide Gibag-on 埋氧层厚度(um)	50nm(500Å)~15um
Pagdumala sa Layer 衬底	Pagdumala sa Wafer Type/Dopant 衬底层类型	N-Type/P-Type B/ P/ Sb / Ingon
	Pagdumala sa Wafer Orientation 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Pagdumala sa Wafer Resistivity 衬底电阻率(ohm•cm)	0.001~100,000 ohm-cm
	Pagdumala sa Wafer Gibag-on 衬底厚度(um)	>100um
	Pagdumala sa Wafer Finish 衬底表面处理	Gipasinaw
Ang mga wafer sa SOI sa target nga mga detalye mahimong ipasibo sumala sa mga kinahanglanon sa kustomer.